2选1数据选择器的结构简图,其功能类似一个双掷的开关。
1线-2线数据分配器。像数据选择器一样,它可以等同于一个控制开关。
在电子技术(特别是数字电路)中,数据选择器(英語:Data Selector),或称多路复用器(英語:multiplexer,简称:MUX[1]),是一种可以从多个模拟或数字输入信号中选择一个信号进行输出的器件。[2] 一个有 2n 输入端的数据选择器有 n 个可选择的输入-输出线路,可以通过控制端来选择其中一个信号被选择作为输出。[3] 数据选择器主要用于增加一定量的时间和带宽内的可以通过网络发送的数据量。[2]
数据选择器使多个信号共享一个设备或资源,例如一个模拟数字转换器或一个传输线,而不必给每一个输入信号配备一个设备。
目录
1 结构图
2 数字电路中的应用
2.1 芯片的级联
2.2 数据选择集成芯片
3 数据选择器作为可编程逻辑器件
4 参考文献
5 相关内容
结构图[编辑]
在结构图中,数据选择器的符号是一个等腰梯形,其中较长的底上为数个输入引脚,较短的底上为一个输出引脚。右图即为一个2选1数据选择器的结构图和其等效简化图。Sel引脚可以选择需要的信号。
此外,在很多数据选择器里,还有一个“使能”引脚用于控制器件的有效或者无效[4]。
数字电路中的应用[编辑]
在数字电路设计中,选择端的输入信号是数字信号。在2选1数据选择器的例子中,选择端输入低电平0,则输出引脚会输出
I
0
{\displaystyle \scriptstyle I_{0}}
上的输入信号;反之,当选择端输入高电平1,则输出引脚会输出
I
1
{\displaystyle \scriptstyle I_{1}}
上的输入信号。当输入引脚的数目更多时,情况与上面类似,不过所需的选择端引脚数目变为
⌈
log
2
(
n
)
⌉
{\displaystyle \scriptstyle \left\lceil \log _{2}(n)\right\rceil }
个,这里
n
{\displaystyle \scriptstyle n}
是输入引脚的个数。
一个2选1数据选择器,A,B,S和Z分别表示两个输入信号、选择信号和输出信号。
一个2选1数据选择器有如下的布尔函数,
A
{\displaystyle \scriptstyle A}
和
B
{\displaystyle \scriptstyle B}
分别表示两个输入信号,
S
{\displaystyle \scriptstyle S}
为选择信号,
Z
{\displaystyle \scriptstyle Z}
为输出信号,则有
Z
=
(
A
⋅
S
¯
)
+
(
B
⋅
S
)
{\displaystyle Z=(A\cdot {\overline {S}})+(B\cdot S)}
注意,并非所有的逻辑函数直接具有以上的形式,但是所有的逻辑函数都可以使用香农展开(Shannon's expansion)的方法将它变换为上面这种形式。逻辑函数
Z
{\displaystyle Z}
可以用下面的真值表表示:
S
{\displaystyle \scriptstyle S}
A
{\displaystyle \scriptstyle A}
B
{\displaystyle \scriptstyle B}
Z
{\displaystyle \scriptstyle Z}
0
1
1
1
1
0
1
0
1
0
0
0
0
1
1
1
1
1
0
0
0
1
1
0
0
0
这个真值表显示,当
S
=
0
{\displaystyle \scriptstyle S=0}
,那么
Z
=
A
{\displaystyle \scriptstyle Z=A}
;而当
S
=
1
{\displaystyle \scriptstyle S=1}
,则
Z
=
B
{\displaystyle \scriptstyle Z=B}
。在具体的电路中,实现一个这样的2选1数据选择器需要2个与门、一个或门和一个非门。
更大型的数据选择器也较常见,而且正如上面描述的,
n
{\displaystyle n}
个输入引脚需要
⌈
log
2
(
n
)
⌉
{\displaystyle \scriptstyle \left\lceil \log _{2}(n)\right\rceil }
个选择引脚。其他常见的类型有4选1、8选1和16选1等。由于数字逻辑采用二进制的数字信号,输入引脚的个数通常是2的幂。
4选1数据选择器
8选1数据选择器
16选1数据选择器
4选1数据选择器的布尔函数如下:
F
=
(
A
⋅
S
0
¯
⋅
S
1
¯
)
+
(
B
⋅
S
0
¯
⋅
S
1
)
+
(
C
⋅
S
0
⋅
S
1
¯
)
+
(
D
⋅
S
0
⋅
S
1
)
{\displaystyle F=(A\cdot {\overline {S_{0}}}\cdot {\overline {S_{1}}})+(B\cdot {\overline {S_{0}}}\cdot S_{1})+(C\cdot S_{0}\cdot {\overline {S_{1}}})+(D\cdot S_{0}\cdot S_{1})}
这样的数据选择器可以由如下的电路实现:
两种实现方式:
由一个译码器、几个与门、一个或门实现
由几个三态门、几个与门(与门充当译码器)
注意:
I
n
{\displaystyle \scriptstyle I_{n}}
输入引脚的下标表示选择端所表示的二进制数的各位
芯片的级联[编辑]
大型的数据选择器可以由较小的数据选择器级联来实现[5]。例如,一个8选1数据选择器可以由两个4选1数据选择器组成,一个4选1数据选择器可以由两个2选1数据选择器组成。在前者中,两个4选1选择器的输出端连接到2选1选择器,并且两个4选1选择器和一个2选1选择器的选择端的引脚平行地接出,视为“8选1数据选择器”的“3个选择引脚”。
数据选择集成芯片[编辑]
7400系列有若干种集成电路具有数据选择器功能,列表如下[6]:
IC 芯片代号
功能
输出状态
1
74157
四2选1数据选择器
输出原变量
2
74158
四2选1数据选择器
输出反变量
3
74153
双4选1数据选择器
输出原变量
4
74352
双4选1数据选择器
输出反变量
5
74151A
8选1数据选择器
输出原变量/反变量
6
74151
8选1数据选择器
输出反变量
7
74150
16选1数据选择器
输出反变量
数据选择器作为可编程逻辑器件[编辑]
数据选择器同样可被用作可编程逻辑器件。通过指定输入信号的排列,用户可以创建一个定制的逻辑电路。选择引脚充当了逻辑输入的功能。当生产成本和模块化有限的时候,这种方式十分有用。
在硬件描述语言中,可以采用数据流或者行为语句对数据选择器进行描述。例如,在Verilog中,可以使用条件运算符条件?表达式1:表达式2或者使用if条件结构或case选择结构来实现数据选择器。
参考文献[编辑]
^ What is a Multiplexer. wiseGEEK. [2011-04-22]. (原始内容存档于2011-04-23).
^ 2.0 2.1 Dean, Tamara. Network+ Guide to Networks. Delmar. 2010: 82–85 [2015-04-04]. (原始内容存档于2014-07-08).
^ Debashis, De. Basic Electronics. Dorling Kindersley. 2010: 557 [2015-04-04]. (原始内容存档于2014-02-22).
^ 刘宝琴、王德生、罗嵘. 逻辑设计与数字系统. 北京: 清华大学出版社. : 61页. ISBN 978-7-302-09320-6 (中文(中国大陆)).
^ 刘宝琴、王德生、罗嵘. 逻辑设计与数字系统. 北京: 清华大学出版社. : 62页. ISBN 978-7-302-09320-6 (中文(中国大陆)).
^ 7400 Series Description. capetronics.com. (原始内容存档于2010-02-13).
M. Morris Mano; Charles R. Kime. Logic and Computer Design Fundamentals 4. Prentice Hall. 2008. ISBN 013198926X (英语).
相关内容[编辑]
维基共享资源中相关的多媒体资源:数据选择器
数字用户线接入复用设备
多路复用
码分多址
频分多路复用
时分多路复用
波分复用
统计多重化(英语:Statistical time division multiplexing)(英文)
查论编数字电路概念
数字信号
布尔代数
開關
组合逻辑电路
时序逻辑电路
同步
異步
真值表
卡诺图
有限状态机
米利机
摩尔机
硬件模块
邏輯閘
与
或
非
同
与非
或非
异或
同或
蘊含
TTL
74190
CMOS
加法器
乘法器
编码器
译码器
数据选择器
锁存器
寄存器
触发器
RS
D
JK
T
儲存裝置
ROM
RAM
類比數位轉換器
數位類比轉換器
IC、VLSI
定制程度(半、全)
PLD
PAL
PLA
GAL
CPLD
FPGA
ASIC
设计
验证
电子设计自动化(EDA)
硬件描述语言
Verilog
VHDL
逻辑综合
硬件验证语言
SystemVerilog
查论编处理器技术模型顺序模型
图灵机
通用
波斯特-图灵机
量子
传动带机器(英语:Belt machine)
堆疊結構機器
有限状态机
具数据通路(英语:Finite state machine with datapath)
分层(英语:Hierarchical state machine)
队列(英语:Queue automaton)
寄存器机
计数器
指针(英语:Pointer machine)
隨機存取機
隨機存取儲存程式機
函数式模型
递归函数
Λ演算
组合子逻辑
細胞自動機
架構
微架構
冯·诺伊曼结构
哈佛架構
修正哈佛架構(英语:Modified Harvard architecture)
資料流架構(英语:Dataflow architecture)
传输触发(英语:Transport triggered architecture)
元胞(英语:Cellular architecture)
字节序
异构(英语:Heterogeneous System Architecture)
Fabric(英语:Fabric computing)
多元處理
認知計算
神经形态(英语:Neuromorphic engineering)
内存访问
非均匀访存模型(NUMA)
均匀访存模型(UMA)
载入/存储(英语:Load/store architecture)
寄存器/存储器(英语:Register memory architecture)
缓存层级(英语:Cache hierarchy)
缓存层级(英语:Cache hierarchy)
記憶體階層
虚拟内存
第二级存储器
指令集架構类型
复杂指令集(CISC)
精简指令集(RISC)
专用指令集处理器
显式数据图像并行(英语:Explicit_data_graph_execution)(EDGE)
TRIPS(英语:TRIPS architecture)
超長指令集(VLIW)
顯式並行指令運算(EPIC)
最小指令集(英语:Minimal_instruction_set_computer)(MISC)
單一指令集(OISC)
無指令集(英语:No instruction set computing)(NISC)
零指令集(ZISC)
比較(英语:Comparison of CPU architectures)
指令集
x86
ARM
MIPS
LoongArch
PowerPC
SPARC
IA-64
Unicore(英语:Unicore)
MicroBlaze(英语:MicroBlaze)
RISC-V
LMC(英语:Little man computer)
其他(英语:List of instruction sets)
执行指令流水线
流水线停顿
操作数转发(英语:Operand forwarding)
经典 RISC 流水线(英语:Classic RISC pipeline)
危障
数据依赖
數據危障
結構危障
控制危障
伪共享
乱序执行
托马苏洛算法
保留站
重排序缓冲区
寄存器重命名
推测执行
分支預測
存储相关性预测(英语:Memory dependence prediction)
并行计算并行层次
位级并行
位序列(英语:Bit-serial architecture)
字
指令级并行
流水线
标量
純量
超純量
任務并行
线程
进程
数据并行
向量
記憶體
分布式
執行緒
多執行緒
同时多线程
超執行緒
超執行緒
超級線程(英语:Super-threading)
预测多线程(英语:Speculative multithreading)
抢占式
协作式
費林分類法
單指令流單數據流(SISD)
單指令流多數據流(SIMD)
寄存器内(英语:SIMD within a register)
单指令多线程(英语:Single instruction, multiple threads)(SIMT)
多指令流單數據流(MISD)
多指令流多數據流(MIMD)
单程序多数据(英语:SPMD)
電腦性能
晶體管數量
每周期指令(IPC)
每指令周期(CPI)
每秒指令(IPS)
每秒浮點運算次數(FLOPS)
每秒事务处理量 (TPS)
效能功耗比(PPW)
類別
中央处理器(CPU)
圖形處理器(GPU)
图形处理器通用计算(GPGPU)
向量处理器
桶状(英语:Barrel processor)
串流處理
輔助處理器
特殊應用積體電路(ASIC)
现场可编程逻辑门阵列(FPGA)
複雜可程式化邏輯裝置(CPLD)
多晶片模組(MCM)
封裝體系(SiP)
按应用
微处理器
單片機(MCU)
移动处理器(英语:Mobile processor)
笔记本电脑处理器(英语:Notebook processor)
超低电压(英语:Ultra-low-voltage processor)
专用指令集处理器(ASIP)
片上系统
片上系统(SoC)
多处理器片上系统(英语:Multi-processor system-on-chip)(MPSoC)
可编程片上系统(PSoC)
片上网络(英语:Network on a chip)(NoC)
硬件加速
人工智能加速器
视觉处理单元(VPU)
物理處理器(PPU)
數位訊號處理器(DSP)
张量处理器(TPU)
安全加密協處理器
网络处理器
基頻處理器
字长
1位
4位元
8位元
12位元
15位
16位元
24位元(英语:24-bit computing)
32位元
48位元(英语:48-bit computing)
64位元
128位元
256位
位元分割(英语:bit slicing)
其他
可变字长
核心数量
单核(英语:Single-core)
多核
众核(英语:Manycore processor)
异构
組件
核心
缓存
CPU缓存
置換機制
一致性
总线
时钟频率
定時器訊號
先進先出演算法(FIFO)
功能单元
算術邏輯單元(ALU)
地址生成单元(AGU)
浮點運算器(FPU)
內存管理單元(MMU)
载入-存储单元(英语:Load–store unit)
轉譯後備緩衝區(TLB)
内存控制器(IMC)
邏輯閘
组合逻辑电路
时序逻辑电路
Glue(英语:Glue logic)
邏輯閘
量子閘
逻辑门阵列(英语:Gate array)
寄存器
寄存器
状态寄存器(英语:Status register)
栈寄存器(英语:Stack register)
寄存器堆
記憶體缓冲区
程式計數器
总线
位址匯流排
控制匯流排
后端总线
控制单元
指令单元(英语:Instruction unit)
緩衝器
写入缓冲区(英语:Write buffer)
微程序ROM
计数器
数据通路
数据选择器
数据分配器
加法器
乘法器
CPU倍频器
译码器
地址解码器(英语:Address decoder)
加和寻址解码器(英语:Sum addressed decoder)
桶式移位器
電路
集成电路
3D
混合訊號
電源管理
布尔(英语:Boolean circuit)
数字
模拟
量子
开关
电源管理
电源管理单元(英语:Power Management Unit)(PMU)
高级电源管理
高级配置与电源接口(ACPI)
动态时钟频率调整
动态电压调节
时钟门控
效能功耗比(PPW)
空闲竞争(英语:Race to sleep)
相关内容
通用CPU历史(英语:History of general-purpose CPUs)
微处理器年代表(英语:Microprocessor chronology)
处理器设计
数字电路
硬件安全模块
半导体制造
Tick-Tock
规范控制
GND: 4170727-8
|